طراحی بلوک mdac برای مبدل آنالوگ به دیجیتال pipeline 12 بیتی با فرکانس نمونه برداری 200ms/s در تکنولوژی 0.35micron cmos

پایان نامه
چکیده

مبدل های آنالوگ به دیجیتال با معماری pipeline از چندین طبقه به صورت پشت سر هم تشکیل می شوند، که هر طبقه شامل یک مبدل آنالوگ به دیجیتال با تفکیک پذیری پایین و یک مدار آنالوگ که سیگنال آنالوگ خروجی طبقه را برای طبقات بعد محاسبه می کند. مدار آنالوگ شامل یک مبدل دیجیتال به آنالوگ ، یک تفریق کننده و یک تقویت کننده می باشد که در مجموع آن را مبدل دیجیتال به آنالوگ ضرب کننده می نامند. سرعت این بلوک بیانگر سرعت مبدل طراحی شده می باشد. از این رو، از آن به عنوان گلوگاه طراحی در مبدل های pipeline یاد می شود. هدف از این پایان نامه طراحی یک بلوک mdac مناسب برای مبدل آنالوگ به دیجیتال 12 بیتی با معماری pipeline و با فرکانس نمونه برداری 200ms/s می باشد. در طراحی بلوک mdac برای دستیابی به سرعت و دقت بالا محدودیت هایی وجود دارد که شامل بهر? محدود تقویت کننده و سرعت محدود آن در پاسخ دهی به ورودی های پله می باشد. به منظور دستیابی به بهر? بالا بایستی از ساختارهای چند طبقه و یا روش های پیچیده همانند فیدبک فعال استفاده کرد. در روش اول سرعت تقویت کننده محدود می شود و در روش دوم توان مصرفی افزایش می یابد. به منظور دستیابی به سرعت های بالا بایستی از ساختارهای تک طبقه استفاده کرد. اما این ساختارها دارای بهر? محدودی هستند. در این پایان نامه روش های افزایش بهره تقویت کننده ها بدون تاثیر گذاری بر سرعت آنها مورد بررسی قرار می گیرد و علاوه بر آن روش جدیدی معرفی می شود که به واسط? آن بهر? مورد نیاز تقویت کننده در بلوک کاهش می یابد. این روش می تواند همانند روش تصحیح دیجیتال که سبب کاهش نیازهای مقایسه کننده در طبقات شد به عنوان روش مناسبی برای کاهش بهر? مورد نیاز تقویت کننده در نظر گرفته شود. روشی که برای کاهش بهره مورد نیاز تقویت کننده به کار گرفته می شود در مورد هایی قابل اعمال است که خازن فیدبک آنها ثابت می باشند بدین معنا که در نمونه گیری از سیگنال ورودی شرکت نمی کنند و به اصطلاح از نوع می باشند. در صورت استفاده از چنین ساختاری ضریب فیدبک کلی کاهش می یابد که باعث کاهش سرعت مدار خواهد شد. از طرفی چون که این روش جدید امکان استفاده از تقویت کننده های تک طبقه با بهر? پایین را فراهم می آورد و در این تقویت کننده ها امکان دستیابی به پهنای باند وسیع وجود دارد بنابراین باز هم می توان به سرعت مورد نظر دست یافت. علاوه بر این می توان در همین ساختار با سری کردن ترانزیستوری که همان نقش سوییچ فیدبک در ساختار را بر عهده دارد و با انتخاب مناسب ابعاد آن سرعت سیستم کلی را بهتر هم کرد.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی بخش sample & hold یک مبدل آنالوگ به دیجیتال pipeline با نرخ نمونه برداری 300msps ده بیتی در تکنولوژی cmos 0.18µm

از زمانی که سیستم های پردازشگر دیجیتال مطرح شده اند این مساله نیز به همراه آن مطرح بوده که چگونه می توان یک سیگنال آنالوگ را جهت استفاده در سیستم دیجیتال، به سیگنال دیجیتال تبدیل نمود و به طور متقابل، چگونه می توان سیگنال دیجیتال پردازش شده را به سیگنال آنالوگ تبدیل کرد. در اینجا بود که ضرورت ساخت مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ احساس شد و انواع مختلفی از این مبدل ها معرفی گردید....

طراحی یک سیستم مناسب برای مبدل آنالوگ به دیجیتال pipeline 12-bit جهت رسیدن به نرخ نمونه برداری 200ms/s در تکنولوژی cmos 0.35µm

مشکل ترین قسمت طراحی مبدل آنالوگ به دیجیتال pipeline مربوط به طراحی طبقات اولیه می شود. بطوریکه می توان گفت که دقت طبقه اول، دقت کل مبدل را تعیین می کند. چیزی که در همه طراحی های انجام شده تا به حال مشترک می باشد، dc gain بالا برای آپ امپ بکار رفته در mdac است (البته در مواردی که از کالیبراسیون استفاده شده، الزامی به بالا بردن بهره حلقه باز آپ امپ دیده نمی شود). همانطور که می دانید با زیاد کردن...

15 صفحه اول

طراحی یک مبدل آنالوگ به دیجیتال 10 بیتی با سرعت نمونه برداری 5/62 میلیون نمونه در ثانیه در پروسه m cmos ? 0.35

با توجه به پیشرفت روز افزون سیستم های دیجیتال در همه زمینه های فناوری از جمله مخابرات مدرن و از طرف دیگر ماهیت آنالوگ سیگنالهای موجود در طبیعت نیاز بسیار وسیعی به مبدلهای آنالوگ به دیجیتال و دیجیتال به آنالوگ با مشخصات دینامیک و استاتیک مختلف وجود دارد. از آنجا که مبدلهای آنالوگ به دیجیتال مهمترین گلوگاه در مدارات دیجیتال با ورودی آنالوگ محسوب می شوند از این رو تلاشهای فراوانی برای افزایش سرعت ...

15 صفحه اول

180nm طراحی بلوک mdac مناسب برای طبقه اول مبدل خط لوله ای10 بیتیبا نرخ نمونه برداری 300ms/s در تکنولوژی cmos

در این پایان نامه سیستم mdac ای را که خطینگی لازم برای کار در طبقه اول یک مبدل آنالوگ به دیجیتال خط لوله ای را داشته باشد،طراحی شده است.ماکزیمم سرعت نمونه برداری در آن سیصد میلیون نمونه در ثانیه است و رزولوشن مبدل خط لوله ای این mdac ده بیت می باشد.طبقه اول این مبدل دو بیت تولید خواهد کرد که نیم بیت از آن برای تصحیح خطای دیجیتالی استفاده می شود. پس mdac مورد نظر با ساختار 1.5 بیتی طراحی شده است...

15 صفحه اول

طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین 8bit، 10ms/s در تکنولوژی 0.18?m cmos

مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و ...

15 صفحه اول

طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال sigma - delta در تکنولوژی cmos

مبدلهای آنالوگ به دیجیتال فوق نمونه برداری بر اساس مدولاسیون سیگما دلتا، دستیابی به دقتهای بالای تبدیل را بدون نیاز به قطعات آنالوگ دقیق و المانهای تنظیم شده میسر ساخته اند. تنوع معماریها و امکان مبادله پارامترهای مختلف در سیستم های سیگما دلتا، چالشهای جدیدی را برای انجام طرحهای بهینه ایجاد کرده است . این بهینه سازی با توجه به جهت گیری نسبت به مجتمع سازی هر چه بیشتر و سازگاری با vlsi-cmos معمول...

15 صفحه اول

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023